Ingeniería Mecatrónica · Electrónica Digital 2 · Semestre VI

Rúbrica de evaluación por niveles de logro — Laboratorio 2

ALU: lógica combinacional y diseño jerárquico (Parte A y Parte B) · Docente encargado: Diego Quiroga · Docente de inicio: Yazmín Bentancour

Equipo: _____ Integrantes: _____ Fecha: ___ / ___ / _____ Calificación final: _____ / 100

1. Escala de valoración

Cada aspecto se evalúa de forma independiente ubicándolo en uno de los cuatro niveles, considerando ambas partes del laboratorio: Parte A (ALU monolítica) y Parte B (ALU jerárquica). El puntaje del aspecto resulta de multiplicar su peso por el porcentaje correspondiente al nivel alcanzado. Dentro del Nivel 1 se asigna 25 % del peso cuando hay una entrega parcial que no alcanza a evidenciar el logro, y 0 % cuando no hay entrega.

Nivel	Descripción general	Puntaje asignado
Nivel 4 — Destacado	Cumple con todo lo solicitado y agrega elaboración propia: el trabajo podría usarse como ejemplo para el curso.	100 % del peso
Nivel 3 — Logrado	Cumple con lo solicitado. Presenta desprolijidades menores que no afectan la validez del resultado.	75 % del peso
Nivel 2 — En proceso	Cumple parcialmente. Hay evidencia de trabajo, pero con omisiones o errores que impiden dar el aspecto por logrado.	50 % del peso
Nivel 1 — Insuficiente	No cumple o no hay evidencia suficiente para evaluar el aspecto.	0 – 25 % del peso

2. Criterios por niveles de logro

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Funcionamiento en la placa 30 % Evidencia: Presentación presencial + código fuente de ambas partes + archivo .xdc	Las dos ALU (Parte A y Parte B) funcionan en la placa y las 16 operaciones son correctas: Result, Carry y Zero coinciden con el Cuadro 1 y con las reglas de banderas de la consigna, incluidos los casos de borde que se prueben. Ambas versiones dan la misma salida para las mismas entradas. El código VHDL es original y está bien estructurado: en la Parte A, proceso con case y when others, aritmética con numeric_std y síntesis sin latches; en la Parte B, cada módulo en su propio archivo, top con arquitectura estructural (component / port map) y una única instancia de adder4 reutilizada por la unidad aritmética. Nombres de señales significativos y comentarios pertinentes. Incluye la salida AR_3V3_EN forzada a '0' y correctamente asignada en el .xdc.	Las dos ALU funcionan en la placa, cada una con al menos 14 de las 16 operaciones correctas; en las restantes, el error se limita a una bandera o a un caso de borde aislado. El código presenta aspectos mejorables: ausencia de when others, descripción poco organizada, falta de comentarios o nombres poco claros. El .xdc es correcto.	El diseño se implementa pero funciona parcialmente: en alguna de las partes solo entre 8 y 13 operaciones son correctas, solo una de las dos ALU se implementa, hay errores en la asignación de pines, o la Parte B no respeta la organización jerárquica pedida (sin instanciación de componentes o sin reutilizar adder4). Se llega a generar el bitstream y programar la placa.	No se logra implementar en la placa, el diseño no sintetiza, ninguna de las dos ALU llega a 8 operaciones correctas (por ejemplo, porque no se resuelve la habilitación de alimentación y las entradas no responden), o no se entrega el código fuente.

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Simulación (testbench) **20 %** Evidencia: Código de los testbenches + capturas de la simulación de ambas partes	Testbenches propios y prolijos. Parte A: recorre las 16 operaciones con varios valores de A y B en cada una e incluye los casos de borde pedidos (acarreo, resultado cero, A < B, A = B); es autoverificable: calcula el resultado esperado de forma independiente, lo compara mediante assert y finaliza sin errores. Parte B: un testbench por cada uno de los 5 módulos (el de adder4, exhaustivo: las 512 combinaciones de a, b y cin) y uno del sistema completo que reproduce los resultados de la Parte A. Las capturas muestran entradas y salidas identificadas, con escala de tiempo legible y valores en una base adecuada, y el informe explica cómo se verifica cada resultado.	Los testbenches cubren las 16 operaciones con varios valores en cada una y las simulaciones son correctas, pero con carencias: faltan algunos casos de borde, la verificación es solo por inspección de las formas de onda (sin assert), la Parte B tiene testbench del sistema completo pero solo de 3 o 4 de los 5 módulos (incluido adder4), o las capturas son poco legibles o no se comentan en el informe.	Los testbenches son incompletos: la Parte A recorre entre 8 y 15 operaciones, usa un solo valor por operación o no incluye casos de borde; la Parte B tiene solo el testbench del sistema completo o el de 1 o 2 módulos; o la simulación arroja resultados que no coinciden con el Cuadro 1 y no se analizan.	No se entregan testbenches, no compilan, recorren menos de 8 operaciones, o no se presenta evidencia de haber ejecutado la simulación.
Video de testing **10 %** Evidencia: Un video por parte (simulación y placa) con al menos 10 operaciones y 3 valores de entrada en cada una	Un video por parte, breve y nítido, que muestra la simulación y el funcionamiento en la placa. Cada video recorre al menos 10 operaciones distintas con al menos 3 valores de entrada en cada una e incluye casos de borde. Se ven con claridad el opcode, A y B en los dip-switches y el estado de los LEDs de Result, Carry y Zero, y se indica el resultado esperado, de modo que cada caso es verificable sin ambigüedad.	Cada video muestra simulación y placa con al menos 10 operaciones y 3 valores en cada una, pero con dificultades de visualización: encuadre parcial, poca luz, cambios demasiado rápidos o imposibilidad de distinguir alguna entrada o salida.	No se alcanza el mínimo pedido: menos de 10 operaciones o menos de 3 valores por operación, video de una sola de las partes, o solo simulación o solo placa. Aun así, se muestran al menos 5 operaciones cuyas entradas y salidas se pueden verificar.	No se entrega el video, muestra menos de 5 operaciones verificables, o no corresponde al diseño solicitado.
Informe: claridad y organización (formato IEEE) **15 %** Evidencia: Estructura del informe	Un único informe abarca ambas partes y respeta la plantilla IEEE y el límite máximo de páginas: resumen, secciones numeradas, dos columnas, figuras y tablas numeradas, con epígrafe y referenciadas desde el texto. Incluye el diagrama de jerarquía de la Parte B, claro y coincidente con el código entregado. Redacción técnica clara y sin errores de ortografía. El código y las capturas están integrados de forma legible y no reemplazan la explicación.	Usa la plantilla IEEE con desprolijidades menores, respetando el límite máximo de páginas: alguna figura sin referenciar o sin epígrafe, epígrafes incompletos, código pegado como captura de baja calidad, diagrama de jerarquía poco legible, errores aislados de redacción u ortografía.	La estructura está incompleta o se aparta de la plantilla: faltan secciones, falta el diagrama de jerarquía o no coincide con el código, una de las partes se desarrolla de forma superficial, figuras sin numerar, formato de una sola columna, lectura dificultosa o extensión desproporcionada respecto del contenido.	El informe no sigue el formato IEEE, cubre una sola de las partes, está desordenado al punto de impedir su lectura, o no se entrega.

Aspecto (peso)	Nivel 4 — Destacado	Nivel 3 — Logrado	Nivel 2 — En proceso	Nivel 1 — Insuficiente
Informe: preguntas específicas 15 % Evidencia: Respuestas a las 10 preguntas de la sección 4	Responde las diez preguntas (cinco por parte) de forma completa y correcta, con vocabulario técnico preciso. Cada respuesta está fundamentada en la teoría del curso, en la documentación o en la evidencia obtenida durante el laboratorio (código, formas de onda, pruebas en placa), y no se limita a afirmar: las comparaciones se acompañan del argumento que las sostiene, la estrategia de verificación se ilustra con el propio testbench, y las propuestas de extensión de la ALU y de microprocesador son concretas, viables y justificadas.	Responde las diez preguntas sin errores conceptuales; al menos ocho son completas y las demás tienen desarrollo superficial: afirmaciones correctas sin justificación, comparaciones enunciadas sin el argumento que las sostiene, propuestas poco detalladas o respuestas que no se apoyan en lo observado durante el laboratorio.	Responde al menos siete preguntas y al menos cinco son correctas y completas, pero faltan respuestas o algunas contienen errores conceptuales sobre los contenidos trabajados: descripción combinacional en VHDL, banderas de estado, tipos numéricos, verificación, reutilización de módulos, metodologías de diseño o arquitectura de un procesador.	Responde menos de siete preguntas, menos de cinco son correctas, o las respuestas son transcripción literal del material o de fuentes externas sin elaboración propia.
Informe: conclusiones 10 % Evidencia: Conclusiones coherentes con el trabajo de ambas partes	Conclusiones propias, coherentes con la evidencia presentada de ambas partes. Vinculan lo observado en simulación con lo observado en la placa, comparan la ALU monolítica y la jerárquica a partir de la experiencia del grupo en el diseño, la verificación y la depuración, identifican las dificultades concretas que enfrentó el grupo y cómo las resolvieron, y señalan aprendizajes o mejoras posibles.	Conclusiones correctas pero generales, poco vinculadas a la evidencia propia del grupo; la comparación entre ambas partes o los aprendizajes se enuncian sin apoyarlos en lo ocurrido durante el laboratorio.	Las conclusiones repiten los objetivos o describen nuevamente el procedimiento, sin análisis ni valoración del resultado, o tratan una sola de las partes.	No presenta conclusiones, no guardan relación con el trabajo realizado o contradicen los resultados presentados.

3. Conversión a puntaje

Aspecto	Peso	Nivel 4	Nivel 3	Nivel 2	Nivel 1
Funcionamiento en la placa	30	30	22,5	15	0 – 7,5
Simulación (testbench)	20	20	15	10	0 – 5
Video de testing	10	10	7,5	5	0 – 2,5
Informe: claridad y organización	15	15	11,25	7,5	0 – 3,75
Informe: preguntas específicas	15	15	11,25	7,5	0 – 3,75
Informe: conclusiones	10	10	7,5	5	0 – 2,5
TOTAL	**100**	**100**	**75**	**50**	**0 – 25**

4. Consideraciones generales

- El desarrollo debe ser original. Los trabajos idénticos reportados por separado son causal de anulación de todos los grupos involucrados, independientemente del nivel alcanzado en el resto de los aspectos.
- Es obligatorio presentar el funcionamiento del circuito de forma presencial, coordinando previamente con los docentes. Sin presentación presencial, el aspecto Funcionamiento en la placa se califica con 0 %.
- La entrega incompleta de alguno de los entregables (código VHDL de ambas partes, testbenches y capturas, archivo .xdc, videos e informe) ubica automáticamente en Nivel 1 el aspecto correspondiente.
- Las entregas fuera de plazo se evalúan con la misma rúbrica, con el descuento previsto en el reglamento del curso.
- Todos los integrantes del grupo deben poder explicar el diseño entregado. El docente puede solicitar una breve defensa oral; si las respuestas no son consistentes con lo entregado, se reevalúan los aspectos involucrados.

Observaciones del docente: